MIPS32® M4K® 内核

MIPS32® M4K®内核为用于嵌入式设计和微控制器应用的32位可综合内核建立了一个新的标准。它的特点是高频、小芯片尺寸和超低功耗。广泛的可配置功能让设计人员能够优化内核的性能，同时减小芯片尺寸，降低功耗和总体系统成本。


  • M4K内核采用5级管线，可提供400 MHz以上的频率和超过1.5 DMIPS/MHz的性能
  • M4K内核带有一个专为无高速缓存工作而优化的构建时间可配置外部SRAM接口，可提高系统性能，实现确定性操作
  • M4K内核拥有内置架构性功能，能够降低功耗，同时又不影响频率或性能
  • CorExtend™功能使设计人员能够自行增加指令，创建具有高度差异性的SoC设计
  • 这些高度可配置、可综合的内核给设计人员带来了仅整合其应用所必需之功能的灵活性
  • 拥有一个丰富的软硬件支持环境，便于设计与验证的轻松实现
  • MIPS16e™代码压缩可帮助设计人员把应用的存储器要求降低40%之多
  • BIST、扫描和具有跟踪和快速下载功能的增强型JTAG (EJTAG)调试(PDtrace™)可实现快速简便的调试

MIPS32® 增强型 (Release 2)架构

  • 5级管线
  • 1、2、4或 8 组32个32位通用寄存器
  • 带简单固定映射转换(FMT)的存储器管理单元
  • 位字段操作指令
  • 向量中断和外部中断控制器支持
  • 原子中断激活/禁用

用户定义指令集(CorExtend)扩展

  • 保持完全的MIPS32兼容性
  • 得到业界标准开发工具的支持
  • 单或多周期指令

MIPS16e™代码压缩

  • 32位指令的16位编码，可提升高达40%的代码密度
  • 特殊的PC相关指令，可以高效加载地址和常量
  • SAVE & RESTORE宏指令，用于子程序内部栈帧的设置和拆卸

SRAM接口

  • 单或多周期事务延时
  • 支持旗语控制共享资源的访问
  • 单独的或统一的指令和数据存储器接口

多核支持

  • 外部锁定指示器可实现多处理器旗语
  • 外部同步指示器可实现存储器排序

整数乘法/除法单元(MDU)

  • 快速或面积优化，构建时间可配置
  • 最大每时钟周期一次32x16乘法的执行速度(快速MDU)
  • 最大每隔一个时钟周期一次32x32乘法的执行速度(快速MDU)

通用协处理器(COP2)接口

  • 32位外部协处理器接口

功率控制

  • 最小频率：0 MHz
  • 省电模式(由WAIT指令触发)
  • 支持软件控制时钟除法器
  • 支持局部门控时钟的广泛运用

EJTAG调试

  • 支持单步进
  • 复合断点和触发器，构建时间可配置
  • PC和数据跟踪(PDtrace)
  • 用于指令地址的iFlowtrace 机制 – 紧凑的跟踪模块和高效的跟踪压缩
  • 跨CPU断点支持

开发工具

  • MIPS Navigator™ ICS – IDE、软件工具箱、MIPSsim™、EJTAG 和 PDtrace 探针
  • CodeSourcery - 专为MIPS而优化的SG++ 工具链

工艺90nm
频率 (MHz) 200 - 414 (最坏情况)
最高性能 671 (DMIPS)
功率 (mW / MHz)
0.04 - 0.15 (典型值)
内核面积 (mm2)0.12- 0.53

注：频率、功耗和尺寸取决于配置方案、综合、芯片供应商、工艺以及单元库。对于130nm工艺，最坏情况是慢硅(slow silicon)、1.08V、125C；典型情况是普通硅、1.2V、25C。对于90nm工艺，最坏情况是慢硅、0.9V、125C；典型情况是普通硅、1.0V、25C。上述涉及速度不包含SI、OCV、时钟抖动和设计余量。