MIPS32® M14Kc™

 

MIPS32® M14KcTM 是目前广为流行的MIPS32® 4KEc™内核的扩展集，是一种高性能、紧凑型的低功耗设计，可为家庭娱乐、个人娱乐和家庭网络等成本敏感的嵌入式应用提供出色的解决方案。M14Kc内核通过一个基于高度优化的4K®微架构的设计来实现MIPS32 Release 2 架构。它整合了一个带5级管线的执行单元，性能效率高达1.5 DMIPS/MHz。

M14Kc内核是首款集成了microMIPS™代码压缩指令集架构(ISA)的MIPS内核。通过采用16位和32位指令的最佳组合，microMIPS能以非凡的代码密度提供完全的32位性能。相比MIPS32-only模式，执行microMIPS ISA可保持98%的性能，而代码量减少35%。

M14Kc内核保留了4KEc内核的所有特性与功能，包括32个通用寄存器(GPR)、高性能乘法/除法单元(MDU)和可选协处理器扩展接口。它还具有4KEc内核的可编程指令/数据缓存控制器和转换后备缓冲器存储器管理单元(TLB MMU)。

M14Kc内核整合了新的MCU ASE，可增强中断处理逻辑，减小中断延时，增加原子位(atomic-bit)指令。该内核还具备一套全面完善的先进调试及概要分析(profiling)功能，并得到大量集成软件及硬件开发工具和广泛的第三方技术生态系统的支持。

M14Kc内核在高效的4KEc基本架构的基础上又添加了新的增强型功能，是Linux、Java 和 Android应用的理想解决方案。

 


一个高效的、基于缓存控制器的实时处理器内核，利用microMIPS来为数字家庭、个人娱乐和网络应用提供高性能低成本解决方案。
  • 高效的基本架构：与MIPS32 Release 2架构100%兼容，5级管线设计可获得高达1.5 DMIPS/MHz的性能效率
  • 执行microMIPS，这是一个统一的16位和32位ISA，包含了新的创纪录的MIPS32指令，以接近16位的代码量提供32位的性能
  • 具有更小中断延时、更高中断优先权和向量控制的专用特性；标准AHB-Lite总线接口单元，和用于缓存器的奇偶校验支持选项
  • 先进的调试和概要分析功能：在现有EJTAG-based调试/跟踪功能上的扩展，增加了iFlowtrace™功能，具有先进的程序概要分析、事件分析和实时调试功能
  • 广泛全面的开发支持：一套完整的microMIPS 和 MIPS32兼容 GNU软件工具链、MIPS Navigator™集成元件套件(ICS)、MIPS System Navigator™调试探针和一个基于FPGA的开发平台。

架构

  • MIPS32 Release 2 兼容5级管线，性能效率高达1.5 DMIPS/MHz
  • MIPS32 兼容指令解码器
  • 可配置的16-或 32 个双表项联合TLB MMU 或4表项 I- 和 D- TLB MMU
  • 可配置的乘法/除法单元，单周期32x16 及 2 周期 32x32 的乘法速度
  • 32个32位 GPR，并另可选择配置多至16个映像GPR

microMIPS指令集架构

  • 结合16位和32位指令的增强型代码压缩ISA
  • 支持所有现有MIPS32指令，并增加了新的16和32位指令
  • 支持所有MIPS ASE 和 CorExtend™ 用户定义指令
  • 支持与原有MIPS32解码器的共存
  • 得到软件工具链和硬件开发/调试系统的支持

MCU-ASE

  • 执行一个增强型中断处理方案，在向量中断模式下支持多达8个中断引脚，在外部中断控制器模式下支持255个中断
  • 具有把中断延时降至10个周期的硬件能力
  • 执行逻辑和新指令(IRET)，使中断返回处理操作自动化并加速
  • 支持中断链
  • 包含两个新的原子位指令

可编程缓存控制器

  • 可分别配置的指令(I)和数据(D)缓存器，容量大至64KB
  • 直接映射2-、3-或4-路关联

总线接口单元(可选)

  • 支持AMBA® AHB-Lite™接口
  • 包含1个32位地址总线和2个单向(R/W)数据总线
  • 带单个突发模式支持的单总线主控

奇偶校验支持(可选)

  • I-和 D-缓存器、I- 和D- SPRAM的奇偶校验

EJTAG调试&跟踪

  • 支持增加了事件跟踪模式的增强型iFlowtrace
  • 简单的指令&数据断点支持- 2I/1D、4I/2D、6I/2D、8I/4D
  • 复杂的指令&数据断点，带条件过滤支持功能
  • 支持2个具有多个事件类型选项的性能计数器(Performance Counter)
  • PC和数据地址采样：零开销、良好的读/写性能
  • 快速调试通道(Fast Debug Channel)，可在目标与调试主机/探针之间提供低开销大带宽的双向数据传输能力

功率管理

  • 大量采用高性能的时钟门控
  • 缓存器节电模式
  • 通过WAIT指令启动睡眠模式

 


 

TSMC 130G SVt

TSMC 90G SVt

 

速度优化

面积优化

速度优化

面积优化

频率 (MHz)

205

100

340

200

内核面积 (mm)

1.29

0.61

0.82

0.37

内核功率 (mW/MHz)

0.41

0.14

0.15

0.08

注：频率、功耗和尺寸取决于配置方案、综合、芯片供应商、工艺以及单元库。
*上面提到的速度是PTSI，不包含OCV、设计余量和时钟抖动。
***配置包括M14Kc标准内核配置+ microMIPS + MCU ASE + AHB-Lite BIU。