MIPS32® 34K™

• 更低的系统成本
  更高的应用吞吐量可以把多个功能整合在单个34K内核上，同时保护现有软件投资。
• 设计灵活性
  34K内核可与最多两个VPE(虚拟处理元件)和9个TC(线程环境)进行配置，以实现最终的设计灵活性。根据应用的不同，34K内核可在两个VPE上执行对称多处理。或者，每个VPE也可以单独运行不同的操作系统。
• 加快上市速度
  有一个丰富的第三方工具和软件环境支持34K内核系列。

MIPS32架构

• 9级管线
• 32位地址
• 64位高速缓存和外部接口数据通道

MIPS MT ASE

• 支持多达2个VPE和9个TC
• 策略管理器实现QoS调度
• 线程间通信存储器在TC间进行高效的消息和数据传输

MIPS DSP ASE

• 3对额外的Hi/Lo累加寄存器
• 小数数据类型(Q15, Q31)
• 饱和运算
• SIMD指令可以同时执行2个16b 或 4个8b运算
  

浮点单元(FPU)

• 提供内核浮点版本
• IEEE 标准754兼容，支持单和双精度计算
• 包含32个64位寄存器，能以更低的加载/存储开销实现更多的操作

可编程存储器管理单元(MMU)

• 每VPE 16/32/64 双表项JTLB
• JTLB通过软件控制可共享
• 4-9表项MT最优化ITLB；8表项 DTLB
• 可选的简单固定映射转换(FMT)机制

可编程L1高速缓存的大小

• 可分别配置的指令缓存和数据缓存，大小为0/8/16/32/64KB
• 4路集关联(set-associative)
• 最多9个待执行负载
• 回写和直写支持
• 高速缓存排列锁定支持/li>

中间结果暂存RAM(SPRAM)支持

• 指令和数据分别采用单独的RAM
• 两个用于外部DMA的64位OCP接口

总线接口单元(BIU)

• 32位地址和64位数据的OCP version 2.1接口
• OCP 接口以1、1.5、2、2.5、3、3.5、4, 5或10的内核/总线时钟比例运行

乘法/ 除法单元(MDU)

• 每时钟周期一次的32×32乘法速度

协处理器2接口

• 64位用户设计协处理器接口
• 可选线程支持

CorExtend

• 在构建时允许用户自行为内核定义和增加指令

功率控制

• 最小频率：0 MHz
• 省电模式(自动程序控制)
• 软件控制时钟除法器
• 精细粒度时钟门控的广泛运用

EJTAG 调试

• 支持单步进
• 指令地址和数据地址/值断点
• TAP(测试访问端口)控制器可链接多CPU调试
• PC、数据地址和数据值压缩跟踪 (PDtrace™)

MIPS16e™代码压缩

• 存储器要求降低40%之多

工艺	65nm G
频率 (MHz)	704 (最坏情况)
内核面积 (mm2)	1.02(仅内核，从完全版图GDSII 数据库提取)
功率 (mW/MHz)	0.24 (仅内核)

注：频率、功耗和尺寸取决于配置方案、综合、芯片供应商、工艺以及单元库。


MIPS32® 34K™ Core – 简览



TC: 线程环境(Thread Context) – MIPS32®架构的用户状态。

VPE: 虚拟处理元件(Virtual Processing Element) – MIPS32®架构的OS唯一可视状态。



34Kc™ 内核: 执行MIPS® MT 和 DSP ASE的基本内核。

34Kf™ 内核: 增加了完全兼容IEEE 754 规范的硬件浮点支持。

34K™ Pro 内核: 34Kc Pro 和 34Kf Pro 内核具有CorExtend™功能。

MIPS32® 34K™ 处理器内核系列软件用户手册(.pdf)

MIPS32® 34Kc™处理器内核数据手册(.pdf)

MIPS32® 34Kf™处理器内核数据手册(.pdf)

MIPS® MT 工作原理(.pdf)

MIPS32® 34K™内核系列的编程(.pdf)