处理器
架构
平台 [U.S.]
工具及软件
系统软件 [U.S.]
开发工具箱 [U.S.]
产品资源 [U.S.]
支持及培训 [U.S.]
MIPS32® 1074K™
在新的用户使用和交互模式的推动下，家庭娱乐消费产品正在快速增长中。从传统的利用PC或笔记本电脑上网的方式延伸，网络连接技术已开始渗入数字家庭产品中。家中的平板电视现已成为多种网络媒体和内容的门户，并能实现诸如与家人和朋友进行视频聊天等更多样化的服务。
这些全新的使用模式革新了传统的数字家庭产品，因此它们所运行的底层平台需要新的性能水平才能适应这样的转变。为克服这种先进性能挑战，MIPS科技推出了最新的一致多处理器IP产品，即新款MIPS32® 1074K™一致处理系统(CPS)。1074K CPS为MIPS科技的可授权处理器IP产品组合设立了新的性能标准，其性能超过15,000 CoreMark，在40纳米、1.5 GHz的最差情况下，最高可达到12,000 DMIPS。1074K CPS是一款完全可综合多核IP，它采用商业化、非定制的标准单元和内存，可达到高频频率。利用1074K CPS可轻松实现超高性能的多核系统，并在特定功能配置方面拥有最大灵活性，同时还能在不同的晶圆代工厂、工艺节点和几何尺寸之间进行移植。
1074K CPS基于两项高性能技术的结合─将一致多处理的超纯量、无序(OoO) MIPS32 74K®处理器做为基本CPU。74K采用多指令执行(multi-issue)、15级OoO架构，现已量产，并有多家客户将其用在数字电视、机顶盒和各种家庭网络应用中。其已广泛用于联网数字家庭产品。针对这种日益增长的市场趋势，为进一步优化该内核，MIPS科技最近增强了74K内核，使它在JavaScript和网络应用方面的性能提升30%之多。1074K CPS以74K为核心，是现今高性能SoC设计的理想平台，并具有未来进一步提升性能的空间。
- 与晶圆厂工艺无关的完全可综合、多处理器IP，能以商业化、非定制标准单元和内存支持超高频率
- 高速缓存一致多处理系统，最多可支持4个内核配置
- 采用15级超标量OoO 74K系列内核的增强版为基本CPU，是联网消费产品和高集成度家用网关的理想高性能多处理平台
- 相比稍早发布的74K内核RTL，可使JavaScript和联网应用的每内核性能提升20-30%
- 拥有广泛的应用软件和操作系统生态系统支持
一个完整的一致多处理系统，包括：
- 1到4个1074K“基本”内核
- 1074K基本内核=带15级管线的74K超标量无序高性能处理器，以及可与一致性管理单元相连接的高速缓存一致性结构
- 一致管理(CM)单元 – 高吞吐量的一致性架构，可内部支持关键数据路径上256位带宽的总线，以及连接L2缓存和SoC实现方案中其它系统逻辑的外部读取数据接口
- I/O 一致单元 (IOCU) – 硬件加速I/O一致性，卸载CPU上的软件执行开销
- 集群功率控制器(CPC) – 多核功率门控、频率门控和复位管理
- 全局中断控制器(GIC) – 系统和处理器间中断控制器
- EJTAG/PDtraceTM模块，用于整个一致系统的先进调试/跟踪
浮点单元(FPU)
- MIPS 32® 1074Kf™内核版本的每个内核均带有IEEE 754-兼容FPU，可与MIPS® 64位 FPU架构兼容
- 支援单和双精度数据类型
- 每个内核中，循序(in-order)、双指令执行(dual-issue)管线与整数管线分离
一致管理(CM)单元
- 采用MESI协议来管理一致性
- 支持以下特性，可最大化多核集群的吞吐量：
- 关键内部数据路径上256位带宽的读取总线(每个内核与CM间有4倍总线宽度)
- 从CM到L2缓存直至系统互连的256位带宽读取接口
- 通过L1缓存到缓存传输、推测性读取外部存储器以及全局化高速缓存操作来提高性能
- 全局配置寄存器(GCR)，用于配置/控制CM方案
集群功率控制器(CPC)
- 通过关断以及利用时钟频率或电压岛控制启动一致处理系统中的一个或多个内核，可提供具有高度可扩展性的性能/功率管理
- 能与不同电源域中的每个内核一起运作
I/O 一致单元 (IOCU)
- 连接非一致I/O外设传输，实现事务一致
- 支持每事务属性，可探测L1高速缓存、L1+L2高速缓存，或非一致事务，以及I/O优先级
全局中断控制器(GIC)
- 支持系统级中断和处理器间中断
- 向特定内核或VPE发送中断信号
- 可配置#系统中断 (多达256个)
开发工具
- MIPS Navigator™ ICS – 集成开发环境（IDE）、软件套件、周期准确和指令准确仿真模型、EJTAG以及PDtrace探针
- 专为MIPS而优化的CodeSourcery - SG++ 工具链
| 基本内核： | 1074Kf (with FPU) | 1074Kf (with FPU) |
| 配置： | 双核 | 双核 |
| 工艺： | 40nm G (TSMC) | 40nm G (TSMC) |
| 单元库： | TSMC 12 track, SVt | TSMC 12 track, MVt/OD |
| 频率： | > 1.2 GHz | 1.5 GHz |
| 功率： | 0.36 mW/MHz | 0.43 mW/MHz |
| 面积： | 4.1 mm2 | 4.1 mm2 |
上述数据均为针对速度优化的结果(如需要可提供针对面积和功率优化的规格参数)
上述数据为采用TSMC的免费标准单元和Dolphin的内存所获得；提到的速度为包含信号完整性分析和10% OCV以及25 ps时钟频率抖动生产余量的最差情况。
注：频率、功耗和尺寸取决于配置方案、综合、芯片供应商，以及工艺和单元库。
双核配置：2个内核+具有硬件IO一致性的一致管理单元。每个内核都配置有32K/32K缓存、32 表项双 TLB、以及硬件浮点单元。
